ISA & Control Unit Logic

1. Overview

ISA 및 제어 유닛 로직(ISA & Control Unit Logic, ICL)은 "소프트웨어가 어떻게 하드웨어의 물리적 움직임을 지시하는가"에 대한 근본적인 해답을 제공하는 프로세서의 뇌(Brain) 영역입니다.

학습자는 CPU가 이해할 수 있는 유일한 추상화 계층인 **명령어 집합 구조(ISA)**를 통해 데이터 전송, 산술, 분기 명령의 형식을 배우고, 이 기계어 코드를 해석하여 데이터 패스의 게이트들을 열고 닫는 **제어 유닛(Control Unit)**의 하드웨어 로직을 배웁니다. 이는 단순한 프로그래밍을 넘어, 코드가 컴파일된 바이너리가 실제 CPU 핀(Pin)의 전압 변화를 일으켜 연산을 완성하는 인터페이스의 물리적 경계를 이해하는 핵심 역량을 구축합니다.

2. Scope & Boundaries

In-Scope

• ISA Abstractions: 명령어 포맷(OPCode, Operand), 주소 지정 방식(Addressing Mode)
• Control Sequencer: Hardwired vs. Microprogrammed 제어 방식의 물리적 구현
• Instruction Cycle Architecture: Fetch, Decode, Execute, Write-back의 논리적 시퀀싱
• Design Philosophies: RISC(축약형)와 CISC(복잡형) 아키텍처의 설계 물리 비교

Out-of-Scope

• 특정 어셈블리 언어의 문법 및 코딩 팁 (05. Programming Languages 영역으로 위임)
• 동적 실행 가속을 위한 비순차 실행 상세 (02-03-03 OoO 영역으로 위임)

Boundaries

• ICL vs. Compiler: 컴파일러가 '고수준 언어를 기계어로 사상'한다면, ICL은 '기계어를 하드웨어 제어 신호(Control Signals)로 사상'하는 최하단 물리 계층입니다.

3. Counterexample

• 단순히 "명령어를 하나씩 실행한다"는 서술은 ICL 학습이 아닙니다. 왜 특정 **주소 지정 방식(Addressing Mode)**이 성능에 물리적 병목을 유발하는지 메모리 접근 횟수 관점에서 입증할 수 있어야 하고, 프로세서의 **제어 신호(Jump, RegWrite 등)**가 하나만 어긋나도 전체 데이터 패스의 무결성이 어떻게 파괴되는지 논리적으로 소통하지 못한다면 ICL의 심각성을 이해하지 못한 것입니다.

4. Prerequisites

• ALU & Data Path Design (Basic): 제어 신호를 받아 연산하는 하위 엔진 이해가 필수입니다. (02-01-03 ADP)
• 디지털 논리 및 불리언 대수 (Recommended): 상태 머신(FSM) 설계 능력이 권장됩니다. (02-01-01 DLB)

5. Learning Map

1. Contract Definition: 하드웨어가 약속한 명령어 목록과 그 비트 배치를 규정합니다(ISA).
2. Decoding Physics: 이진 코드를 읽어 어떤 장치를 깨울지 결정하는 조합 논리(Decoder)를 구축합니다.
3. Sequential Command: 클록에 맞춰 명령어 단계별로 제어 신호를 발산하는 시퀀서를 설계합니다.
4. Interface Integration: 소프트웨어의 논리가 하드웨어의 전압 신호로 완벽하게 변환되는 전체 순환 고리를 완성합니다.

6. Learning Topics

Basic

Core: 명령어 포맷과 기계어 (ISA Basics)

• Why to Learn: 소프트웨어가 하드웨어에게 일을 시키기 위해 사용하는 '유일한 명령 규격'을 이해하기 위함입니다.
• What to Learn:
  • 명령어 필드: 연산 코드(OPCode)와 피연산자(Operand)의 물리적 배치
  • 기본 명령어 분류: 데이터 이동(Load/Store), 연산(R-type), 분기(J-type)
  • 레지스터 아키텍처: $R0 \sim R31$과 같은 범용 저장소의 ISA적 의미
• How to Learn:
  • 특정 기계어 비트열(예: 0x012A4020)을 보고, ISA 명세서를 대조하여 어떤 레지스터끼리 더하는 명령인지 역추적 실습
  • 고수준 a = b + c 문장이 어떻게 3개의 머신 인스트럭션으로 쪼개지는지 물리적 분해 분석
• Implement: 텍스트 형태의 단순 명령어를 지정된 ISA 바이너리 규격으로 변환하는 수치 인코더

Recommended

Core: 제어 유닛의 동작 원리 (Control Logic)

• Why to Learn: 복잡한 ISA를 실제 하드웨어 신호(ALUSrc, MemToReg 등)로 실시간 변환하는 '프로세서의 사령부'를 구축하기 위해서입니다.
• What to Learn:
  • 제어 신호 지도(Signal Map): 각 OPCode에 대해 출력되어야 할 제어 비트 조합
  • 상태 머신 제어: 현재 단계(Fetch/Decode)에 따라 신호를 변화시키는 순차 논리
  • 상수 필드(Immediate)의 확장 물리: 작은 비트 값을 32/64비트로 불리는 메커니즘
• How to Learn:
  • 모든 제어 신호가 0인 상태에서 특정 명령어(예: Load)가 들어왔을 때, 어떤 신호선이 1로 반전되며 데이터 패스를 활성화하는지 현상 관찰
  • Branch 명령 시 ALU의 Zero 플래그가 어떻게 PC(Program Counter)의 다음 주소를 강제 변경하는지 논리적 분석
• Implement: 진리표를 기반으로 명령어 코드를 입력하면 해당 명령어에 필요한 제어 신호 세트를 출력하는 로직 디코더

Practical

Core: 하드와이어드 vs 마이크로코드 (Control Implementation)

• Why to Learn: 프로세서의 속도 지향(RISC) 혹은 유연성 지향(CISC) 설계 방식에 따른 하드웨어적 차이를 인지하기 위함입니다.
• What to Learn:
  • Hardwired Control: 조합 회로를 이용한 극도로 빠른 제어(주로 RISC)
  • Microprogrammed Control: 제어 신호 자체를 작은 내부 메모리(ROM)에 저장하는 방식(주로 CISC)
  • 설계 변경 시 하드웨어 교체 비용과 소프트웨어 업데이트의 이점 비교
• How to Learn:
  • x86 아키텍처의 복잡한 명령어가 왜 내부에서는 단순한 'Micro-ops'로 쪼개져야 하는지 성능적 측면에서 분석
  • 새로운 특수 명령어를 ISA에 추가할 때, 하드와이어드 방식과 마이크로코드 방식의 설계 변경 난이도를 실무적으로 평가
• Implement: 특정 제어 흐름이 담긴 '마이크로코드 롬'을 가상으로 구축하고 명령어를 순차 실행하는 에뮬레이터

Advanced

Core: 주소 지정 방식과 메모리 모델 (Addressing Modes)

• Why to Learn: 데이터가 레지스터가 아닌 거대한 메모리 공간 어디에 있든 하드웨어가 효율적으로 찾아내게 하기 위해서입니다.
• What to Learn:
  • 즉치(Immediate), 레지스터, 직접(Direct), 간접(Indirect) 주소 지정의 물리
  • 베이스-오프셋(Base + Offset) 방식: 배열과 구조체 탐색에 최적화된 하드웨어 지원
  • 프로그램 카운터(PC)-상대 주소 지정: 코드의 이동성(Positional Independence)을 보장하는 물리
• How to Learn:
  • 특정 데이터를 가져오기 위해 메모리를 두 번 거쳐야 하는 '간접 주소' 방식이 왜 현대 CPU에서 사라지고 있는지 캐시 효율성 관점에서 비판 실습
  • 점프(Jump) 명렁어가 현재 주소에서 얼만큼 떨어져 있는지 계산하고, 비트 제한 내에서 도달 가능한 '물리적 거리'를 산출
• Implement: 다양한 주소 지정 방식을 지원하여 최종 메모리 물리 주소(Effective Address)를 계산해주는 주소 연산기

7. Terminology

8. References

Primary

• [P1] CS2023 - AR/Instruction Set Architecture — Specification standards.
• [P2] SWEBOK v4.0 - Computing Foundations / ISA — Industry definitions.

Secondary

• [Computer Systems: A Programmer's Perspective] Bryant & O'Hallaron — ISA from a software viewpoint.
• [The Art of Assembly Language] Randall Hyde — Deep dive into ISA mechanics.

Industry

• [ARMv8-A Architecture Reference Manual] — Real-world RISC ISA standard.
• [RISC-V Reader: An Open Architecture Atlas] — Modern open ISA design.

9. Final Checklist

Primary

• 특정 ISA의 명령어 포맷 중 'Immediate' 필드 크기가 프로그래밍 시 수치 상수에 미치는 물리적 제약을 입증할 수 있는 가? (P1)
• 제어 유닛의 '디코더' 회로가 기계어의 OPCode 비트를 물리적으로 어떻게 분리하여 장치 가동 신호로 변환하는지 서술 가능한가? (P1)

Secondary

• CISC 아키텍처의 복잡한 명령어가 호환성을 유지하면서도 RISC 스타일의 빠른 코어에서 실행될 수 있는 마이크로코드 구조를 설명 가능한가?
• 조건부 분기(Conditional Branch) 명령 시 제어 유닛이 ALU의 상태 플래그를 읽어 '결정'을 내리는 시리얼 논리 경로를 입증할 수 있는 가?

Industry

• 새로운 임베디드 시스템 설계 시, 전력 효율과 성능 목적에 따라 RISC 기반의 사용자 정의 ISA를 제안하고 그 타당성을 수학적으로 소통할 수 있는 가? (SFIA)
• 역공학(Reverse Engineering) 시, 바이너리 덤프에서 Opcode 오프셋을 분석하여 해당 코드가 안전한 연산 범위를 지키고 있는지 물리적으로 검증할 수 있는 가?