Digital Logic & Processor Physics

1. Overview

디지털 논리 및 프로세서 물리(Digital Logic & Processor Physics, DLP)는 추상적인 코드가 물리적인 전기 신호로 변환되어 실질적인 연산이 수행되는 과정을 다룹니다.

컴퓨터 아키텍처의 가장 낮은 계층으로서, 단순한 스위칭(Transistor)이 어떻게 복잡한 논리 합/곱(Logic Gates)을 형성하고, 나아가 산술 논리 장치(ALU)와 제어 장치(CU)로 확장되는지를 학습합니다. 학습자는 명령어 집합 아키텍처(ISA)와 하드웨어 사이의 접점을 이해하고, 고품질 임베디드 시스템 설계의 물리적 토대를 마련합니다.

2. Scope & Boundaries

In-Scope

• 디지털 시스템 기초: 수의 표현(2진수, 고정/부동 소수점), 논리 연산, 부울 대수
• 조합 및 순차 논리: 가산기, 멀티플렉서, 플립플롭, 상태 기계(FSM) 설계
• 명령어 실행 물리: Fetch-Decode-Execute 사이클, 데이터패스 설계 기초
• ISA(Instruction Set Architecture): 하드웨어 기능을 소프트웨어에 노출하는 인터페이스 규격

Out-of-Scope

• 반도체 소자 자체의 화학적 제조 공정 (재료 공학 영역)
• 운영체제 수준의 프로세스 관리 (03. Operating Systems 영역으로 위임)
• 고수준 프로그래밍 언어의 문법 (05. Programming Languages 영역으로 위임)

Boundaries

• DLP vs. OS: DLP는 '전기적 신호의 흐름'에 집중하며, OS는 이 하드웨어 자원을 '추상화하고 스케줄링'하는 데 집중합니다.

3. Counterexample

• 단순히 어셈블리 코드를 외워서 작성하는 것은 DLP 학습이 아닙니다. 특정 어셈블리 명령어가 실행될 때 **어떤 제어 신호(Control Signal)**가 발생하여 ALU와 레지스터 사이의 데이터 흐름을 결정하는지 물리적으로 설명할 수 있어야 학습이 완료된 것입니다.

4. Prerequisites

• 컴퓨터 과학 및 공학 (Basic): 데이터의 디지털 정량화(Bit)에 대한 기초 이해가 필요합니다. (ROOT)

5. Learning Map

1. Digital Basics: 비트와 바이트, 논리 게이트의 조합을 통해 기본 데이터 처리를 익힙니다.
2. Logic Circuits: 조합 논리와 순차 논리를 설계하여 연산과 기억의 기초를 다집니다.
3. Architecture Logic: ALU, 레지스터 파일, 내부 버스 등 프로세서의 핵심 부품을 통합합니다.
4. ISA & Interfacing: 하드웨어 가용성을 소프트웨어 관점에서 정의하는 ISA를 학습합니다.

6. Learning Topics

Basic

Core: 논리 게이트와 진리표 (Logic Gates & Truth Tables)

• Why to Learn: 모든 연산의 최소 단위인 비트 처리를 전압 수준에서 이해하기 위함입니다.
• What to Learn:
  • AND, OR, NOT, XOR 게이트의 동작 및 전기적 스위칭 모델
  • 2의 보수법(Two's Complement)을 이용한 정수 연산
  • 부울 대수와 카르노 맵(Karnaugh Map) 최적화
• How to Learn:
  • 기본 게이트를 조합하여 복합 논리식을 직접 구성하는 도식화 연습
  • 논리 시뮬레이터(Logisim 등)를 통한 연산 결과 검증
• Implement: 기본 게이트 로직을 소프트웨어적으로 모사한 함수 라이브러리

Recommended

Core: 조합 및 순차 회로 설계 (Combinational & Sequential Logic)

• Why to Learn: 데이터를 단순히 처리하는 것을 넘어 '기억'하고 '상태'를 관리하기 위해서입니다.
• What to Learn:
  • 전가산기(Full Adder), 인코더/디커도 및 멀티플렉서 설계
  • Flip-Flop의 종류와 동기식 회로의 타이밍 이슈(Clock skew)
  • Moore/Mealy 상태 머신(FSM) 모델링
• How to Learn:
  • 간단한 4비트 계산기 회로 설계 시뮬레이션
  • 신호등 제어와 같은 FSM 시나리오 설계 실습
• Implement: FSM 기반의 간단한 프로토콜 파서 하드웨어 시뮬레이션

Practical

Core: ISA와 데이터패스 (ISA & Datapath Control)

• Why to Learn: 소프트웨어 소프트웨어가 하드웨어에 내리는 명령의 물리적 경로를 파악하기 위함입니다.
• What to Learn:
  • x86, ARM, RISC-V 등 주요 ISA의 명령어 형식 분석
  • 단일 사이클 및 멀티 사이클 프로세서의 데이터 흐름(Data Flow)
  • 레지스터 파일과 내부 버스 중재 로직
• How to Learn:
  • 특정 어셈블리 명령어가 실행될 때 활성화되는 제어 신호(Control Signal) 맵 그리기
  • RISC-V 수기 분석을 통한 데이터패스 흐름 추적
• Implement: Verilog/VHDL 또는 High-level 시뮬레이터를 이용한 단순 ALU 모듈

Advanced

Core: 파이프라이닝 및 유닛 최적화 (Pipelining & Special Units)

• Why to Learn: 현대 프로세서의 처리 속도를 극대화하는 물리적 메커니즘을 이해하기 위해서입니다.
• What to Learn:
  • 명령어 파이프라이닝과 해저드(Structural, Data, Control Hazard) 해결
  • IEEE 754 표준에 기반한 FPU(Floating Point Unit) 설계
  • 분기 예측(Branch Prediction) 및 투기적 실행의 하드웨어 원리
• How to Learn:
  • 파이프라인 스테이지 별 Latency 분석 및 병목 지점 파악
  • 비순차 실행(Out-of-Order)이 성능에 미치는 물리적 영향 학습
• Implement: 파이프라인 지연(Stall)을 가시화하는 실행 시뮬레이터

7. Terminology

8. References

Primary References

• [P1] CS2023 - AR/Digital Logic — Fundamental logic and circuit principles.
• [P2] SWEBOK - Computing Foundations — Hardware basics for SE.

Secondary References

• [Computer Organization and Design] Patterson & Hennessy (RISC-V Edition) — Standard architecture text.
• [Digital Design and Computer Architecture] Harris & Harris — Links digital logic with architecture.

Industry References

• [ARM Architecture Reference Manual] — Real-world ISA implementation documentation.
• [IBM Knowledge Center] CPU Architecture Basics — Enterprise computing perspectives.

9. Final Checklist

Primary Checklist

• 트랜지스터 스위칭으로부터 논리 게이트 및 ALU가 형성되는 물리적 계층을 설명 가능한가? (P1)
• 특정 ISA의 명령어가 실행될 때 제어 신호가 아키텍처 내에서 어떻게 전파되는지 이해하는가? (P1)

Secondary Checklist

• 파이프라인 해저드의 원인을 식별하고 하드웨어적 해결책(Forwarding 등)을 제안할 수 있는가?
• 동기식 회로에서 클록 주기가 하드웨어 지연(Latency)에 의해 결정되는 원리를 아는가?

Industry Checklist

• 특정 타겟 하드웨어의 데이터시트를 읽고 사용 가능한 명령어와 레지스터 구조를 코드로 매핑 가능한가? (SFIA)
• 수치 연산 시 부동 소수점 오차 및 오버플로 발생 지점을 하드웨어 사양 기반으로 예측 가능한가?