Digital Logic & Processor Physics

CPU의 연산 엔진인 ALU의 내부 구조와, 명령어 실행을 위해 데이터가 흐르는 물리적 통로인 데이터 패스의 연동 원리를 다루는 학습 노드입니다.

0과 1의 이진 세계를 구축하는 논리 게이트의 물리적 구현과, 복잡한 회로를 수식으로 단순화하는 불리언 대수의 법칙을 다루는 학습 노드입니다.

컴퓨터가 정수와 실수를 이진 비트로 추상화하는 방식과, 보수(Complement) 체계 및 IEEE 754 표준이 갖는 물리적 오차와 제약을 다루는 학습 노드입니다.

S/W와 H/W의 약속인 명령어 집합 구조(ISA)와, 이를 읽어 하드웨어의 모든 부품을 통제하는 제어 유닛의 사령탑 로직을 다루는 학습 노드입니다.

명령어 간의 데이터 의존성을 분석하여 가능한 명령을 먼저 실행함으로써 파이프라인 정지를 최소화하는 동적 스케줄링의 하드웨어 물리 아키텍처를 다루는 학습 노드입니다.

하나의 명령어로 거대한 데이터 배열을 한꺼번에 처리하는 SIMD 방식과 AVX, NEON 등 현대 CPU의 벡터 연산 하드웨어 가속을 다루는 학습 노드입니다.

분기문의 결과를 미리 짐작하여 실행하는 투기적 실행 기술과, 예측 성공률을 높이기 위한 하드웨어 분기 예측기의 물리적 역학을 다루는 학습 노드입니다.