computer-architecture-embedded-systems

단일 코어의 한계를 넘어 명령어, 데이터, 태스크 수준에서 병렬 처리를 수행하는 물리적 메커니즘을 다루는 학습 노드입니다.

명령어 간의 데이터 의존성을 분석하여 가능한 명령을 먼저 실행함으로써 파이프라인 정지를 최소화하는 동적 스케줄링의 하드웨어 물리 아키텍처를 다루는 학습 노드입니다.

CPU 명령어를 잘게 쪼개어 동시에 겹쳐 실행하는 파이프라이닝의 물리적 구조와, 데이터/제어 충돌로 발생하는 해저드(Hazard)의 하드웨어적 해결책을 다루는 학습 노드입니다.

하나의 명령어로 거대한 데이터 배열을 한꺼번에 처리하는 SIMD 방식과 AVX, NEON 등 현대 CPU의 벡터 연산 하드웨어 가속을 다루는 학습 노드입니다.

분기문의 결과를 미리 짐작하여 실행하는 투기적 실행 기술과, 예측 성공률을 높이기 위한 하드웨어 분기 예측기의 물리적 역학을 다루는 학습 노드입니다.

엄격한 시간 제약 조건 아래에서 예측 가능한 동작을 보장하는 RTOS 아키텍처와 결정론적 스케줄링 이론을 다루는 학습 노드입니다.

낮은 우선순위 작업이 자원을 점유하여 높은 우선순위 작업의 실행을 막는 우선순위 역전 현상의 물리적 원인과 이를 해결하기 위한 상속 및 천장 프로토콜의 하드웨어/커널 제어 기법을 다루는 학습 노드입니다.